參考資料來源:
https://www5.epsondevice.com/en/information/technical_info/pdf/OUT-21-0334_PXO_TechNote_en.pdf
Epson 技術介紹 - AN0031 ( Jun, 2022 )
文: 林志遠，任職於台灣愛普生科技股份有限公司
電子零件事業部。
愛普生新世代 SG-8201Cx 與 SG-8200Cx 系列
可程式化石英振盪器針對低抖動特性優化與突破
Low Jitter technology for Programmable Oscillator
一般來說，定頻式石英晶體振盪器(Simple Package Crystal Oscillator/SPXO)的輸出頻率是由內建石 英晶體諧振器來決定，而內建的石英晶體諧振器是專門為每個頻率獨立設計和製造;而可程式化石 英晶體振盪器(Programable SPXO/P-SPXO)則可以透過 PLL(Phase Locked Loop/鎖相迴路)電路自由選擇輸出頻率。
與 SPXO 相比，P-SPXO 樣品遞交時效可以更短，而且可以透過程式設計以輸出使用者要求的任 何頻率。然而，由於 PLL 電路特性的影響，與 SPXO 相比，P-SPXO 具有較高信號抖動的缺點。
在此技術文件，將會說明愛普生如何克服 P-SPXO 的相關缺點以及減少信號抖動所做的努力。
在此技術文件，將會說明愛普生如何克服 P-SPXO 的相關缺點以及減少信號抖動所做的努力。
【低信號抖動的發展目標】
通常藉由透過設計具有更大 SPXO 的消耗電流，可以獲得低抖動特性，這是因為提高石英振盪器 信號的電壓位準將會增加消耗電流，因此可以改善信噪比(信號/噪音比)，同時也可改善了由雜訊所引起的抖動。然而基於這種設計的權衡，則必須產生更大的消耗電流才能獲得低抖動特性。
為因應上述的權衡條件，我們採用以下公式中的 FoM(Fugure of Merit，品質因數)作為參考指標。 該公式使用「相位抖動」和「消耗功率」來取代抖動特性和電流消耗的權衡條件，以此訂定規範並標準化。
FoM [dB] = 20 log (Jitter/1[s]) + 10 log (Power/1[mW])
Jitter : 相位抖動(Phase jitter)
Power : 消耗功率(Power consumption)
愛普生 SG-8101 系列(P-SPXO)在 FoM = -200 dB 時具有低抖動特性，而定頻式 SPXO 在 FoM = -240 dB 時可擁有更好的抖動性能。
為了能有效改善信號抖動特性，如何能夠有效降低 P-SPXO FoM 成為了愛普生產品設計發展的重
點，並以 FoM = -225 dB 做為新 P-SPXO 開發目標。而此目標對應於採用整數型 PLL 電路的低抖動 PLL 石英振盪器的 FoM，但整數型 PLL 電路僅限於達成內建石英晶體諧振器整數倍的頻率。
點，並以 FoM = -225 dB 做為新 P-SPXO 開發目標。而此目標對應於採用整數型 PLL 電路的低抖動 PLL 石英振盪器的 FoM，但整數型 PLL 電路僅限於達成內建石英晶體諧振器整數倍的頻率。
因此，愛普生採用了可自由設置任何頻率的小數型 PLL 電路來實現整數類型 PLL 電路特性的 FoM 目標。
此外，我們以小型化和高精度為目標，以符合市場趨勢和“高效率(省)、小尺寸(小)，高精度(精)” 的製造理念。
時至今日，我們已具體將面積比降低 64%，並將工作溫度範圍從+105°C 擴展到+125°C，與目前的 SG-8101 系列相比，SG-8201 系列實現了 FoM = -225 dB 的設計目標。
最終，我們成功地打破了這種權衡，開發出此具有低消耗電流和低抖動特性的最新世代 SG-8201 系 列(P-SPXO)，並計劃準備進入商業化量產階段，
【PLL 電路的低抖動技術】
PLL 電路(鎖相迴路)，如下圖 2 所示。
圖 2. PLL 電路(Phase-Locked Loop 鎖相迴路)
由石英晶體振盪器所產生的參考時脈訊號輸入到 PLL 電路時，可以根據 PLL 電路分頻器的分頻比
將時脈訊號調整到目標頻率之後再輸出，但抖動特性將會因為 PLL 電路的頻率調整而惡化。透過找 出是從 PLL 電路的哪個部分而導致抖動特性惡化的影響並加以對其進行改善，將可實現低抖動特性 的開發目標”打破抖動特性和電流消耗之間的權衡”。
將時脈訊號調整到目標頻率之後再輸出，但抖動特性將會因為 PLL 電路的頻率調整而惡化。透過找 出是從 PLL 電路的哪個部分而導致抖動特性惡化的影響並加以對其進行改善，將可實現低抖動特性 的開發目標”打破抖動特性和電流消耗之間的權衡”。
・用於 VCO 的低抖動技術
VCO 是電壓控制振盪器，其頻率特性可以通過調整控制電壓進而改變。
有兩種類型的 VCO 電路，一種是環形 VCO，另一種是 LC VCO。此兩種電路設計
如圖 3 和圖 4 所示.
有兩種類型的 VCO 電路，一種是環形 VCO，另一種是 LC VCO。此兩種電路設計
如圖 3 和圖 4 所示.
圖四為針對環境溫度變化，使用儀器測量的數據結果，我們進行了兩種環境溫度測試，分別在
汽車的後座上(約20°C/天，圖五中的初月至第11個月)與儀錶板中(約80°C/天，圖五中的第11 至第29個月)。
汽車的後座上(約20°C/天，圖五中的初月至第11個月)與儀錶板中(約80°C/天，圖五中的第11 至第29個月)。
圖 3. 環形VCO(RingVCO)
圖 4.LCVCO
環形 VCO 是由奇數個反向放大器組成並以正回授連結的電路配置，並根據控制電壓以改變提供給反向放大器的電流來控制其頻率。環形 VCO 的電路尺寸小，電流消耗低，但抖動特性易受到影響。
愛普生的 SG-8101 系列(P-SPXO)石英振盪器則是採用環形 VCO，然而其發展目標是優先考慮小尺
寸和低電流消耗特性。
寸和低電流消耗特性。
可發現kHz頻段DTCXO是款優異的電子零件，它可以提供精準的計時器精準時間來源。
另一方面，LC VCO 是由 LC 諧振電路的設計，並且透過對於可變電容施加控制電壓以及改變電容來控制頻率，由於 LC VCO 具有良好的抖動特性，我們試圖透過以 LC VCO 來實現低抖動特性的開發目標。
然而，集成線圈存在問題，因為與環形 VCO 相比，它佔用了較大的 IC 面積，但如果線圈設計得 更小，電感值也會變小，從而增加 VCO 的電流消耗。為了解決這個問題，我們專注於渦流。由於 周圍導體中產生的渦流導致線圈的 Q 和電感值降低，因此我們研究了一種抑制渦流產生的方法，透 過使用電磁場模擬器檢查各種布線形狀並找到最小化 Q 值降低的設計，同時，線圈佔用面積也需盡可能小。
而在我們的 Fab 進行試作並實際確認 IC 的效果後，我們發現使用 LC VCO 可以用來改善抖動特性。
・低抖動特性目標實現，兼具小尺寸與高精度
愛普生的產品開發目標，包括「小尺寸」和「高精度」以及低抖動。
因此，在新產品開發目標，SG-8201 系列也開發出小於 SG-8101 系列的產品尺寸。
因此，在新產品開發目標，SG-8201 系列也開發出小於 SG-8101 系列的產品尺寸。
圖 5. 功能區塊圖 (SG-8101 系列與 SG-8201 系列)
雖然 LC VCO 成功實現小型化，但仍大於 SG-8101 系列使用的環形 VCO 面積，因此有必要對 PLL 以外的其他電路進行小型化。
其中，溫度補償電路佔據了僅次於 PLL 電路的第二大面積，溫度補償電路對於實現高精度非常要，特別是對應+ 125°C 的工作溫度條件。因此我們決定對傳統的溫度補償電路進行重大改變。
AT 切割型石英晶體諧振器的頻率溫度特性，具有三次方函數特性曲線。
溫度補償電路產生三次方函數特性曲線的電壓，並根據電壓改變石英振盪器的頻率，以消除石英晶體諧振器的頻率溫度特性，而透過使用該溫度補償電路產生三次方函數特性曲線電壓的流程，可維持原始頻率補償解析度，我們更具體將電路面積減少約 20%。
除了上述技術發展之外，我們還重新檢視了頻率控制電路的設計，進一步達成優化電路佈局，以 減小 IC 尺寸並改善信號抖動特性。因此，我們實現了 FoM = -225 dB 的發展目標，突破了抖動特性和電流消耗之間的權衡，同時具備了小尺寸以及高精度特性。
【產品比較】
圖 6.為 SG-8201 系列(藍線)的相位雜訊和相位抖動特性。
與 SG-8101 系列(紅線)相比，它實現了更為顯著的低信號抖動特性。
圖 6. 信號抖動特性比較表 (SG-8101 vs. SG-8201 系列)
【結語】
SG-8201 系列(P-SPXO)具有低抖動特性、小尺寸、高精度等特點，適用於各種應用，有助於提升客戶產品價值最大化。
“ SG-8201CJA” 相關產品資訊，可於愛普生官網連結進行查詢。
如果您有任何產品規格與設計問題時，可洽詢台灣愛普生公司各授權電子零件代理商，或是與我們聯絡。
#Epson #SG-8101, #SG-8018, #SG-8201, #SG-8201CJA #台灣愛普生 #電子零件事業部 #車用石英振 盪器 #石英振盪器 #PSPXO #Programmable XO #可程化石英振盪器 #AEC-Q100